2025年2月14日，北京大學(xué)化學(xué)與分子工程學(xué)院彭海琳教授研究團(tuán)隊(duì)與北京大學(xué)電子學(xué)院邱晨光研究員團(tuán)隊(duì)在《自然-材料》(Nature Materials)在線發(fā)表題為“Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration”的研究論文，報(bào)道了世界首例低功耗二維環(huán)柵晶體管(2D GAAFET)，并研制出高性能低功耗二維環(huán)柵邏輯器件。
 

　　二維環(huán)柵晶體管技術(shù)是后摩爾時代突破硅基晶體管物理極限的重要路徑之一，其關(guān)鍵在于結(jié)合二維半導(dǎo)體的高遷移率與環(huán)柵(Gate-All-Around，GAA)結(jié)構(gòu)的強(qiáng)柵控能力，以實(shí)現(xiàn)更高性能、更低功耗的器件，但面臨的挑戰(zhàn)是二維溝道與環(huán)柵介質(zhì)的原子級均勻尺寸控制和界面結(jié)構(gòu)精確控制。該工作制備的高遷移率二維半導(dǎo)體納米片溝道Bi2O2Se由外延型單晶高κ原生氧化物柵-Bi2SeO5完全包圍，形成高質(zhì)量全環(huán)柵異質(zhì)結(jié)構(gòu)(2D Bi2O2Se/Bi2SeO5 GAA)，具有原子級平整界面和超薄的溝道厚度(達(dá)1個單胞厚度，~1.2納米)以及超薄的柵介質(zhì)厚度(等效氧化層厚度EOT可低至0.28納米)，還可實(shí)現(xiàn)晶圓級單片三維集成(M3D)。
 

　　基于外延集成型Bi2O2Se/Bi2SeO5環(huán)柵異質(zhì)結(jié)的二維環(huán)柵晶體管(2D GAAFET)具有原子級均勻的溝道與柵氧化層厚度、低的界面缺陷密度、高的電子遷移率、高的電流開關(guān)比、近熱力學(xué)極限的亞閾值擺幅、更好的溝道控制和靜電性能。該晶體管的性能與能效同時超過了傳統(tǒng)硅基晶體管的物理極限，是世界上迄今速度最快、能耗最低的晶體管。該原創(chuàng)性工作突破了后摩爾時代高速低功耗芯片的二維新材料精準(zhǔn)合成與新架構(gòu)三維異質(zhì)集成瓶頸，為開發(fā)未來先進(jìn)芯片技術(shù)帶來新機(jī)遇。
 

論文截圖
 

　　集成電路是信息時代重要的技術(shù)基礎(chǔ)，也是國家戰(zhàn)略競爭力的重要標(biāo)志。先進(jìn)制程集成電路制造作為半導(dǎo)體工業(yè)技術(shù)的“明珠”，對帶動人工智能(AI)、云計(jì)算、大數(shù)據(jù)、5G通信等新興信息技術(shù)發(fā)展和產(chǎn)業(yè)增長發(fā)揮著關(guān)鍵作用，對以實(shí)現(xiàn)數(shù)據(jù)的高速處理和傳輸、信息安全等功能為基礎(chǔ)的國家信息化、數(shù)字化發(fā)展提供關(guān)鍵支撐。先進(jìn)制程集成電路制造已成為全球半導(dǎo)體產(chǎn)業(yè)的“兵家必爭之地”，推動了科技領(lǐng)域的快速發(fā)展。
 

　　功耗約束下的器件尺寸微縮和集成密度提升始終是先進(jìn)制程集成電路技術(shù)發(fā)展和演進(jìn)的核心。隨著大規(guī)模集成電路(VLSI)技術(shù)的持續(xù)發(fā)展，來自短溝效應(yīng)、量子隧穿以及寄生效應(yīng)等問題的挑戰(zhàn)，使得以傳統(tǒng)硅基半導(dǎo)體/氧化物(如Si/SiO2、Si/HfO2)為核心的CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)器件技術(shù)難以通過尺寸的持續(xù)微縮維持芯片迭代的需求。能耗上升和算力不足等問題成為延續(xù)摩爾定律的最大瓶頸。探索“后摩爾時代”器件新原理、新材料、新工藝和新架構(gòu)，實(shí)現(xiàn)更高密度、更低功耗、更高算力的芯片設(shè)計(jì)與制造，成為推動傳統(tǒng)集成電路芯片變革的關(guān)鍵。
 

圖1.  二維環(huán)柵晶體管及三維異質(zhì)集成示意圖
 

　　材料與架構(gòu)的創(chuàng)新催生了集成電路在性能、密度和功耗方面的新突破。集成電路技術(shù)發(fā)展的近30年里，硅基CMOS器件在“摩爾定律”的驅(qū)使下不斷微縮，器件架構(gòu)逐漸從平面器件發(fā)展到鰭式場效應(yīng)晶體管(FinFET)器件以增強(qiáng)柵極對通道的控制能力。依靠新材料和新結(jié)構(gòu)的發(fā)展，F(xiàn)inFET器件技術(shù)融合銅金屬互聯(lián)技術(shù)、應(yīng)力硅技術(shù)、高κ金屬柵(HKMG，High-κ Metal Gate)工藝技術(shù)，助力摩爾定律持續(xù)向前發(fā)展，從22納米技術(shù)節(jié)點(diǎn)發(fā)展到當(dāng)前的3納米技術(shù)節(jié)點(diǎn)。但是，在3納米節(jié)點(diǎn)以下，傳統(tǒng)硅基FinFET的柵極對溝道的控制能力減弱，導(dǎo)致漏電流增加和功耗上升，F(xiàn)inFET技術(shù)發(fā)展將面臨物理極限與工藝難度挑戰(zhàn)，無法持續(xù)微縮。應(yīng)對這一挑戰(zhàn)，一種硅基納米片溝道被柵極四面全環(huán)繞包圍的環(huán)柵晶體管(GAAFET)新架構(gòu)器件技術(shù)應(yīng)運(yùn)而生。GAAFET將顯著抑制短溝道效應(yīng)，進(jìn)一步增強(qiáng)柵極對溝道電流的控制，降低漏電，具有更高的速度和更低的功耗。隨著先進(jìn)工藝節(jié)點(diǎn)持續(xù)推進(jìn)，國際半導(dǎo)體產(chǎn)業(yè)界已明確2納米以后晶體管技術(shù)將由當(dāng)前的鰭式晶體管(FinFET)轉(zhuǎn)向更先進(jìn)的納米片環(huán)柵晶體管(GAAFET)制程技術(shù)。
 

　　技術(shù)節(jié)點(diǎn)進(jìn)入埃米世代，二維(2D)半導(dǎo)體因其具有表面無懸掛鍵、原子級均勻厚度和高遷移率等特性，可突破傳統(tǒng)硅基晶體管本征物理極限(極限柵長將停止在12nm，工作電壓不能小于0.6V)，實(shí)現(xiàn)更短的柵長、出色的柵控、高驅(qū)動電流、單片三維(M3D)集成，可作為“后硅材料”延續(xù)CMOS器件微縮，提高芯片集成度、算力和能效。為此，全球眾多知名半導(dǎo)體公司和研究機(jī)構(gòu)，如英特爾(Intel)、臺積電(TSMC)，以及歐洲微電子中心(IMEC)等，都在致力于二維環(huán)柵晶體管(2D GAAFET)的研發(fā)。然而，2D GAAFET的器件制造面臨源漏接觸、柵介質(zhì)材料及界面等多重挑戰(zhàn)，性能仍無法與業(yè)界硅基晶體管相媲美。低功耗、高性能的2D GAAFET器件制造更是需要解決二維溝道/全環(huán)繞超薄柵介質(zhì)的原子級尺寸控制和界面結(jié)構(gòu)精確調(diào)控的世界難題。新型高遷移率二維半導(dǎo)體溝道和高κ氧化物環(huán)柵異質(zhì)結(jié)的精準(zhǔn)制備及三維異質(zhì)集成等關(guān)鍵科學(xué)問題(圖1)，已成為各國半導(dǎo)體技術(shù)競爭的國際焦點(diǎn)。
 

　　圖2.  二維Bi2O2Se/Bi2SeO5環(huán)柵外延異質(zhì)結(jié)與三維異質(zhì)集成。(a—c)：晶圓級多疊層二維鉍基環(huán)柵異質(zhì)結(jié)的示意圖(a)、截面透射表征與元素分析(b)和光學(xué)照片(c)；二維鉍基環(huán)柵晶體管的原子級平整界面(d，e)
 

　　近年來，彭海琳課題組開發(fā)了一種新型超高遷移率二維鉍基半導(dǎo)體(硒氧化鉍Bi2O2Se)及其高κ原生氧化物柵介質(zhì)材料(-Bi2SeO5與-Bi2SeO5)，并基于此體系制備了一系列高性能二維晶體管、紅外探測器、傳感器以及量子霍爾器件(Nature Nanotech. 2017, 12, 530；Nature Commun. 2018, 9, 3311；Nature Electron. 2020, 3, 473；Nature Electron. 2022, 5, 643；Nature Mater. 2023, 22, 832；Nature Nanotech. 2024, 19, 1452)，并率先開發(fā)出世界上首例外延高κ柵介質(zhì)集成型二維鰭式晶體管(Nature 2023, 616, 66)。
 

　　近期，該研究團(tuán)隊(duì)致力于將高遷移率二維鉍基半導(dǎo)體與全環(huán)繞高κ超薄柵介質(zhì)精準(zhǔn)集成并極限微縮成三維新架構(gòu)——二維環(huán)柵晶體管。他們基于獨(dú)創(chuàng)的二維鉍基半導(dǎo)體可控插層氧化方法，設(shè)計(jì)并制備了高質(zhì)量的二維鉍基半導(dǎo)體/環(huán)柵外延異質(zhì)結(jié)，研制的二維環(huán)柵晶體管具有很高的界面質(zhì)量和柵控能力，表現(xiàn)出高的遷移率(>280cm2/Vs)、低界面缺陷密度(~2×1011cm-2eV?1)、高電流開關(guān)比(108)和近熱力學(xué)極限亞閾值擺幅(<62mV/dec)等性能，滿足業(yè)界高性能低功耗器件要求。進(jìn)而，研究團(tuán)隊(duì)結(jié)合先進(jìn)微納加工技術(shù)和界面調(diào)控手段，成功構(gòu)筑具有30nm柵長的短溝道二維環(huán)柵晶體管。該二維鉍基環(huán)柵晶體管具有原子級平整界面和超薄的0.27納米等效氧化物厚度(EOT)，在0.5V的超低工作電壓(VDD)下展現(xiàn)超高開態(tài)電流密度(>1mA/μm)、低本征延遲(Delay，1.9ps)及低能量延遲積(EDP，1.84×10?27Js/μm)。在相同工作條件下，二維鉍基環(huán)柵晶體管的性能超越英特爾(Intel)、臺積電(TSMC)、比利時微電子中心(IMEC)報(bào)道的最先進(jìn)環(huán)柵晶體管；其運(yùn)算速度和能效同時超越當(dāng)前商用硅基晶體管的最佳水平。研究團(tuán)隊(duì)報(bào)道的二維環(huán)柵晶體管滿足國際器件和系統(tǒng)路線圖(IRDS)對埃米節(jié)點(diǎn)的算力與功耗要求，是迄今為止速度最快、功耗最低的晶體管。
 

　　圖3.  二維鉍基環(huán)柵晶體管的電學(xué)特性。(a—c)：二維鉍基環(huán)柵晶體管的示意圖(a)、截面透射表征(b)和元素分析(c)；(d，e)二維鉍基環(huán)柵晶體管的轉(zhuǎn)移特性曲線與可靠性；(f)與其它二維晶體管對比
 

　　圖4.  二維鉍基環(huán)柵晶體管的電學(xué)性質(zhì)。二維鉍基環(huán)柵異晶體管的示意圖(a)、掃描電鏡圖(b，c)、截面透射電鏡圖(d)和元素分析(e)；晶體管的輸出(f)和轉(zhuǎn)移(g)特性及性能(h，i)與能效(j)的客觀對標(biāo)
 

　　研究團(tuán)隊(duì)還基于上述環(huán)柵晶體管構(gòu)筑了非門(NOT)、與非門(NAND)和或非門(NOR)等一系列邏輯單元器件，均可在超低功耗下實(shí)現(xiàn)其邏輯功能。其中非門可在超低工作電壓(1.0V)下展現(xiàn)出超高增益(59VV-1)。
 

　　圖5. 二維鉍基環(huán)柵邏輯單元。二維鉍基環(huán)柵非門示意圖(a)，工作曲線(b，c)、功耗(d，e)及增益對比(f)；二維鉍基環(huán)柵或非門(g，h)，與非門(i，j)的結(jié)構(gòu)表征與功能
 

　　綜上所述，該項(xiàng)研究在國際上首次實(shí)現(xiàn)了高遷移率二維半導(dǎo)體/全環(huán)繞高κ氧化物外延異質(zhì)結(jié)的精準(zhǔn)合成與單片三維集成，并面向亞3納米節(jié)點(diǎn)研制了低功耗、高性能二維環(huán)柵晶體管(2D GAAFET)及邏輯單元。該原創(chuàng)性工作突破了阻礙二維電子學(xué)發(fā)展的關(guān)鍵科學(xué)瓶頸，首次驗(yàn)證了二維環(huán)柵器件的性能和能耗上優(yōu)于先進(jìn)硅基技術(shù)，突破了后摩爾時代高速低功耗芯片的二維新材料精準(zhǔn)合成與新架構(gòu)三維異質(zhì)集成瓶頸，為開發(fā)未來高性能芯片技術(shù)提供了全新的思路。
 

　　彭海琳、邱晨光、化學(xué)與分子工程學(xué)院譚聰偉副研究員為該論文的共同通訊作者；北京大學(xué)化學(xué)與分子工程學(xué)院博士研究生唐浚川、電子學(xué)院博士生姜建峰(現(xiàn)為麻省理工學(xué)院博士后)、化學(xué)與分子工程學(xué)院博士研究生高嘯寅和博雅博士后高欣為文章的共同第一作者。該工作的其他主要合作者還包括深圳理工大學(xué)丁峰教授、北京大學(xué)電子學(xué)院彭練矛教授等。
 

　　該研究得到國家自然科學(xué)基金委、科技部、北京分子科學(xué)國家研究中心、新基石基金會科學(xué)探索獎、北京大學(xué)博雅博士后等項(xiàng)目和單位的資助，并得到北京大學(xué)化學(xué)與分子工程學(xué)院分子材料與納米加工實(shí)驗(yàn)室(MMNL)儀器平臺的大力支持。